PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-160438

(43)Date of publication of application: 22.08.1985

(51)Int.Cl.

GO6F 7/52

(21)Application number : 59-015621

(71)Applicant: FUJITSU LTD

(22)Date of filing:

31.01.1984


(72)Inventor: IKEDA MASAYUKI

(54) DIVIDING DEVICE

(57)Abstract:

PURPOSE: To decrease the number of multiple generating circuits for a high fundamental number nonrecovery type divider which produces the quotient of (n) bits, by using multipliers and subtrahend registers less than (n) in the number of sets to constitute a carry foreseeing circuit and a multiple generating circuit of an adder.

CONSTITUTION: In a division of 4-bit unit, for example, three multipliers 12 which multiply and register the divisor set at a divisor register 11 are provided together with three subtrahend registers. The results of these multipliers and registers are added to the result of a partial residue register 4 to which the dividend is set by 3-input carry holding adders 14 and 15 and a carry transmitting adder 5. The result of this addition is supplied to the register 4 and at the same time the output of the adder 15 is supplied to a partial quotient estimating circuit 6 to decide the next input to be applied to the register 13. Thus the number of registers 13 can be reduced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

@ 日本国特許庁(JP)

10 特許出顧公開

四公開特許公報(A)

昭60-160438

@Int_Cl_4

識別記号

庁内整理番号

❸公開 昭和60年(1985)8月22日

G 06 F 7/52

7056-5B

審査請求 有 発明の数 1 (全6頁)

⊗発明の名称 除算装置

②特 顧 昭59−15621

❷出 額 昭59(1984)1月31日

川崎市中原区上小田中1015番地 富士通株式会社内

川崎市中原区上小田中1015番地

砂代 理 人 弁理士 松岡 宏四郎

明 細 害

1. 発明の名称

除算装置

2. 特許請求の範囲

- 3. 発明の詳細な説明
 - (4) 発明の技術分野

本免明は、高基数非回復型除算器に係り、特に回路数を余り増加させないで、高速の除算を行うことができる除算装置に関する。

5.6.1

(14) 技術の背景

従来から、除算の1方式として、非回復型除 算方式があるが、この方式においては、商の各桁 を作成する時に使用される商の集合として、等を 含まない符号付き商集合に着目して、該商集合か ら商の各桁を選ぶように劉御される。

上記、符号付き商集合は、 r を基数とすると、 一般に、以下のように表される。

(-(r-1), -(r-2), ..., -1, +1, ..., r-2, r-1)

多くの演算器では、1ビット単位ではなく、" 複数ビット"を単位に演算を行っており、これは 2より大きな基数を使用していると考えることが できる。

例えば、 2 ビット単位では、 基数は 4 であり、 3 ビット単位であると基数は 8 となる。

一般には、ℓビットの列は、rを基数とするm 桁の数字と同じものであり、普通は、

r - 2 O 1 / m乘

で与えられる。

非回復型除算の特徴は、演算結果の各桁を決定

する際に生ずる被除数の正負逆転をその健として、 終算結果の桁に負数を許し、被除数の符号により、 これに除数。或いは除数の倍数を加算。或いは減 算する、所聞引き放し法である所にある。

具体的には、除数の k 倍(即ち、一(r-1)。 - (r-2)。 ---・-1。 + 1。 ---・・ r-2。 r - 1 倍)を減数レジスタに置数して置き、部分商 予測器から出力される選択信号によって、上記減 数レジスタを選択して、除数の k 倍を加減算する ことを繰り返すことにより、商を求めてゆくもの である。

上記除算方式において、前記複数ピットを単位 として、演算を行う方式があり、両基数非国復型 除算器として知られている。

この場合、前述のように演算単位となるピット 数 n が大きくなると、基数が 2 n で増大していく 為、繰り返し回数は減少するが、除数の倍数回路 の複雑化。商の予測論理の稽密化によって、回路 数が著しく増大するという問題があり、効果的な 除算方式が要望されていた。

よって、核除数の倍数データの 1 つを選択するように動作する。

上記30通りの現を、30個の乗算器で同時に作成して保持する代わりに、乗数を順次変えでゆき、 複数回(但し、30回以下)で30通りの積を求めて も良いが、いずれにしてもかなりの回路量が必要 となる。

今、除数レジスタ(DSR)11に除数が設定されると、上記のように、乗算回路(× (-15) ~× 15)1 において、非回復型除算に必要な k 倍の乗算が演算され、減数レジスタ(-15DSR ~ +15DS R)2 に、それぞれ変数され、セレクタ(SEL)3 に入力される。

同時に、部分剰余レジスタ(PR)4 に被除数が 設定されると、該被除数が部分商予測回路(QPD)5 に送出され、最上位の商を予測する予測倡号 によって、セレクタ(SEL)3 によって、上記被 数レジスタ(-15DSR ~+15DSR)2 のいずれか が選択され、折上げ伝搬加算器(CPA)5 に入力 される。

(ロ) 従来技術と問題点

第1図に従来方式による、基数16(即ち、4 ビットを単位とする除算)の場合の高基数非回復 型験第回路をブロック図で示す。

図面において、1 は乗算回路(× (-15) ~× 15), 2 は減数レジスタ (-15DSR ~+15DSR), 3 はセレクタ (SEL), 4 は部分刺余レジスタ (PR), 5 は桁上げ伝説加算器 (CPA), 6 は部分商予測回路 (QPD), 7 は刺余レジスタ (RHD), 8 は部分商発生器 (QG), 9 は部分商レジスタ (QTIR), 10は刺余補正回路 (RNDC), 11は除数レジスタ (DSR) である

本従来方式においては、基数が18の場合、 - 15 ×除数、 - 14×除数、 - - 2 ×除数、 - 1 k数、 1 ×除数、 2 ×除数、 - - - - - - - - 14×除数、 15×除数の30通りの除数の倍数データが必要であり、この30種類のデータを、予め乗算回路(×(- 15) ~ × 15) 1 で作成して、減数レジスタ(- - 15DSR ~ + 15DSR) 2 に保持しておき、部分商予測回路(app) 8 で生成されれ部分商予測信号に

桁上げ伝取加算器(CPA) 5 においては、上記部分類余レジスタ(PB) 4 に設定されている被除数から、上記選択された減数レジスタ(-15DSR~+15DSRのいずれか)の値が減算され、その結果が部分對余として、再び部分到余レジスタ(PR) 4 に入力されると共に、剩余レジスタ(RND)7 にも入力される。

同時に、この時の刺泉レジスタ(RMD) 7 にも、 負数の刺泉が格納されているので、刺泉補正回路 (RMDC) 10において、補正して正しい刺泉を生成 するように動作する。 具体的には、上配符号ビット S が負数を示している時には、 2 の補数を取っ て刺泉とし、正数の時には、その傷の値を刺泉と するように動作する。

上記動作によって、 4 ビットの商が得られるが、 この.動作を必要な回数だけ繰り返すことにより N ビット (即ち、N / 4 回繰り返す必要がある) の 商を得ることができる。

商、この場合の剩余については、上記必要な演算を繰り返し、求める商を得た時点で、或いは最終の演算とオーバラップさせて、剰余レジスタ(RMD)7の値を補正することになる。

以上、従来方式による高基数非国復型除算の方法を、4ビット単位の除算を例として説明したが、前述のように演算単位が大きくなるに従って、基数が増大し、除数の倍数回路が多くなると共に複雑化し、更に商の予測論理を精密にする為に、回

路数が着しく増大するという問題があった。

44 発明の目的

本発明は上記従来の欠点に鑑み、商基数非回 復型除算回路の除数の倍数発生回路を比較的少数 の回路で構成する方法を提供することを目的とす るものである。

(4) 発明の構成

(1) 発明の実施例

本発明の主旨を要約すると、本発明は、nビット単位で商を生成する高基数非回復型除算回路において、除数の倍数発生回路と、 桁上げ先見回路とを、nより少ない複数の乗算器,及び減数レジスタと、1段又は複数段の桁上げ保存加算器と、桁上げ先見回路を持つ加算器とで構成し、高基数非回復型除算回路を、実用的な素子数で実現するようにしたものである。

以下本発明の実施例を図面によって詳述する。 第2図は本発明の一実施例をブロック図で示した ものであり、第3図は本発明を実施するのに必要 な減数レジスタと、部分商予測信号との組み合わ せ例を示す図であり、第4図は本発明の他の実施 例をブロック図で示した図である。

第2図において、11・4~10は、第1図で説明 したものと同じものであり、12は補数回路と、シ フタで構成される乗算器(±1×, ±2/±4×, ±8/±16×)で、+例の乗算はシフトのみで達 成し、-例の乗算は補数をとってシフトすること で達成する。13は減数レジスタ(SR#1 , SR#2 , SR#3) , 14. 15は3入力桁上げ保存加算器 (CS A1, CSA2) で、C はキャリー信号、S は和信号を 示している。

本実施例においては、減数レジスタ(従来方式の減数レジスタ(+15DSR ~-15DSR) 2 相当〕(SR#1 ~#3)13を、演算単位のピット数 4 より少ない 3 個で構成し、それと部分刺灸レジスタPR 4 との 4 個のレジスタを、 3 入力桁上げ保存加算器14.15 の 2 個で加算するようにしている所に特徴がある。

今、除数レジスク(DSR)11に除数が設定され、部分剩余レジスク(PR)4に被除数が設定されると、被除数が3人力衍上げ保存加算器(CSA2)15を通して、部分商予測回路(QPD)6に入力され、最上位の商を予測する信号が出力される。 該予測信号は、除数レジスク(DSR)11の出力が、乗算器(±1×, ±2/±4×, ±8/±16×)12で乗算される複数のルートを選択して、いずれかの出力をセレクトし、減数レジスタ(SR#1 、SR#

· 2 , SR#3) 13にセットする。

続いて、4つの入力信号である(SR#1 , SR# 2 , SR#3) 13の出力と、部分剰余レジスタ (PR) 4 の出力とが、3入力桁上げ保存加算器 (CSA1, CSA2) 14,15 の2段及び、桁上げ伝股加算器 (CP A) 5 を用いて加算され、その結果は再び部分剰 余レジスタ (PR) 4 に入力される。

3入力桁上げ保存加算器 (CSA2) 15の出力 (C,S) は部分商予測回路 (QPD) 6 に入力され、次に選択すべき 3 種類の減数レジスタ (SR#1, SR#2, SR#3) 13への入力を決定するように動作する。

上記。部分商予測信号(-15, -14, ----, -1, +1,---, +14, +15)と、減数レジスタ(SR#1 、SR#2 、SR#3)13との組み合わせの例を第3図(但し、部分商予測信号が正数の場合は、各減数レジスタ(SR#1 、SR#2 、SR#3)13の符号を反転させる)に示しているが、本発明によれば、従来例において必要であった30個の減数レジスタ(-15DSR ~+15DSR)2が、3個の減数レジス

タ(SB#1 . SB#2 , SB#3) 13で事足りること が理解される。

本発明を、基数 256 (即ち、8 ピット除算) の 高基数非回復型除算回路に適用した例を第4 図に 示す。第2 図の実施例と比較して、乗算器 (±84 /±128 ×) 12を1 個と、減数レジスタ SR #4 13 を1 個と、3 入力桁上げ保存加算器 (CSA3) 16を 1 段増加させることにより、1 サイクルタイムで 8 ピットの商を得ることができる。

44 発明の効果

以上、詳細に説明したように、本発明の除算 装置は、1 サイクルタイムで、ロピットの商を生 成する高基数非回復型除算器であって、除数の任数型生回路と、行上が先見回 スタと、除数の任数型生回路と、行上が先見回 を持つ加算器(即ち、前配行上げ伝搬加算器と、 部分商予測器と、部分商発生器と、部分刺灸 において、上配倍数発生回路と、 において、上配倍数発生回路と、 とを、ロより少ない複数の乗算器,及び減数と スタと、1 度、又は複数段の行上が保存加算器と、 スタと、1 度、又は複数段の行上が保存加算器と、

桁上げ先見回路を持つ加算器とで構成されるので、 高基数非回復型除算回路の基数がある程度大きい 場合についても、実用的な回路量で実現できる効 果がある。

4. 図面の簡単な説明


第1図は高基数非回復型除算回路の従来例をプロック図で示した図。第2図は本発明の一実施例をプロック図で示す図、第3図は本発明を実施するのに必要な減数レジスタと部分商予測信号との組み合わせの例を示す図。第4図は本発明の他の実施例をプロック図で示した図である。

図面において、1 は乗算回路(× (-15) ~×
15), 2 は減数レジスタ(-15DSR ~ +15DSR)。
3 はセレクタ(SBL)。4 は部分割余レジスタ(
PR)、5 は桁上げ伝版加算器(CPA)。8 は部分 商予測回路(QPD)。7 は刺余レジスタ(RMD)。8 は部分商発生器(QG)。9 は部分商レジスタ(
QTTR)。10は剩余補正回路(RMDC)。11は除数レジスタ(DSR)。12は乗算器(±1×, ±2/±
4×、±8/±16×、±84/±128×)。13は減 数レジスタ (SR#1 , SR#2 , SR#3 , SR#4) , 14~16は3入力桁上げ保存加算器 (CSA1~CSA3) , をそれぞれ示す。

代理人 弁理士 松岡宏四萬



特員昭60-160438 (5)



部分科子演唱号	SR#3	SR#2	SR#1
- 15	- 16	+ 2	+1
- 14	- 16	+ 2	0
- 13	- 16	+ 2	+1
- 12	- 16	+ 4	o
- 11	- B	~ 4.	+1
- 10	- 8	- 2	. о
- 9	- 8	- 2	+1
- 8	- 8	o	o
- 7	- 8	li .	+1
- 6	- 8	+ 2	
- 5	- <i>8</i>	+ 2	. +1
- 4	0	- 4	0
· - 3	0	-4	+ 1
- 2	o	- 2	0
- 1	0	- 2	+ 1
0	0	0	0

第3 岡

特徴昭60-160438(6)

